文献

J-GLOBAL ID：201702261649695869   整理番号：17A0214329

2次世代技術ノードのためのIII-V超薄型,FinFET,およびナノワイヤMOSFETの性能予測【Powered by NICT】

Performance projection of III-V ultra-thin-body, FinFET, and nanowire MOSFETs for two next-generation technology nodes

著者 (8件)： Rau M. (Integrated Systems Laboratory, ETH Zuerich, Zuerich, Switzerland) ,  Caruso E. (DIEGM, Universita ́ degli studi di Udine, Udine, Italy) ,  Lizzit D. (DIEGM, Universita ́ degli studi di Udine, Udine, Italy) ,  Palestri P. (DIEGM, Universita ́ degli studi di Udine, Udine, Italy) ,  Esseni D. (DIEGM, Universita ́ degli studi di Udine, Udine, Italy) ,  Schenk A. (Integrated Systems Laboratory, ETH Zuerich, Zuerich, Switzerland) ,  Selmi L. (DIEGM, Universita ́ degli studi di Udine, Udine, Italy) ,  Luisier M. (Integrated Systems Laboratory, ETH Zuerich, Zuerich, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 30.6.1-30.6.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 半古典的モンテカルロ完全量子原子論的アプローチ~最新のシミュレーションツールを用いて,次世代高性能論理スイッチのためのIII-V化合物の競争力を確認した。物理的ゲート長Lg=15nmと10.4nmの二技術ノードのためのITRS仕様に従って設計されている平面二重ゲート超薄体(DG UTB),三重ゲートFinFET,およびゲートオールアラウンドナノワイヤ(NW)トランジスタ。これらのノードでディジタル及びアナログ性能指数の性能比較は,Lg=15nmに対して,平面と3D構造の性能は同等であることを明らかにした。LG=10.4nmでは,III-V族NWは最高の性能を保証し,電源電圧を0.59Vから0.50Vに特にもその歪シリコン対応物よりも著しく優れている。最後に,界面トラップ,表面粗さ,合金散乱および電子-フォノン相互作用と結合した直列抵抗の影響をIII-V族バリスティックON電流を低下させる50~60%によることが分かった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 性能指数 ,  モンテカルロ法 ,  電子-フォノン相互作用 ,  *ナノワイヤ ,  三次元 ,  *MOSFET
準シソーラス用語： 直列抵抗 ,  界面トラップ ,  歪シリコン ,  電源電圧 ,  三重ゲート ,  二重ゲート ,  ITRS ,  ゲート長 ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： ノード ,  超薄型 ,  FinFET ,  ナノワイヤ ,  MOSFET ,  性能予測