文献

J-GLOBAL ID：201702262188178773   整理番号：17A0328645

柔軟な連続時間プログラマブル帯域幅支援低域通過と複素バンドパスアーキテクチャを用いたΔΣAD変換器【Powered by NICT】

A Flexible Continuous-Time $Δ Σ $ ADC With Programmable Bandwidth Supporting Low-Pass and Complex Bandpass Architectures

著者 (4件)： Xu Yang (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Zhang Xinwang (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Wang Zhihua (Institute of Microelectronics, Tsinghua University, Beijing, China) ,  Chi Baoyong (Institute of Microelectronics, Tsinghua University, Beijing, China)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 3  ページ： 872-880  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 5および10MHzのプログラム可能な帯域幅を低域と複素バンドパス(CBP)アーキテクチャを支援する柔軟な連続時間ΔΣ変調器を提案した。アーキテクチャレベルとコアビルディングブロックの両方に柔軟性を利用することにより,スケーラブルな電力消費は,所望の性能をもつように各モードで得られた。アクティブフィードフォワード,antipole分裂,および電流再利用技術をもつ増幅器トポロジーは効果的な電力削減のための提案した。65nm CMOSにおけるプロトタイプΔΣ変調器は,CBPアーキテクチャにおける4~6MHzの調整可能な中心周波数を持つ5 /10MHz信号帯域上のLPアーキテクチャにおける5 /10MHz帯域幅および62.9-/,64.1dB SNDRを有する65.1-/事後dBピーク信号対雑音プラス歪み比(SNDR)を達成した。性能指数は,1.2V電源電圧により3.1/4.8/4.2/6.3mWの消費電力で各モードの0.21/0.23/0.36/0.24pJ/変換ステップである。ダイナミックレンジは7365~0.8/74.3/74.2dBであった。活性面積は0.39mm~2であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 性能指数 ,  電力 ,  *計算機アーキテクチャ ,  *周波数帯 ,  *連続時間系 ,  *帯域幅 ,  消費電力 ,  プロトタイプ ,  *AD変換器 ,  ダイナミックレンジ ,  電力消費 ,  CMOS ,  電源電圧 ,  行為
準シソーラス用語： SNDR ,  ΔΣ変調器 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 連続時間 ,  帯域幅 ,  支援 ,  低域 ,  AD変換器