文献

J-GLOBAL ID：201702264613640811   整理番号：17A0260440

相転移メモリの寿命を延長するための書き込みキャッシュとそのスケジューリング戦略【JST・京大機械翻訳】

Write Operation Cache and its Schedule Policy to Improve Lifetime of Phase Change Memory

著者 (6件)： Wang Danghui (Department of Computer Science and Engineering,Northwestern Polytechnical University) ,  Xu Ruyi (Department of Computer Science and Engineering,Northwestern Polytechnical University) ,  Liu Chaofeng (Department of Computer Science and Engineering,Northwestern Polytechnical University) ,  Zhang Meng (Department of Computer Science and Engineering,Northwestern Polytechnical University) ,  An Jianfeng (Department of Computer Science and Engineering,Northwestern Polytechnical University) ,  Sun Jingguo (AVIC Xi’an Aeronautic Computing Technique Research Institute)
資料名： Xibei Gongye Daxue Xuebao  (Xibei Gongye Daxue Xuebao)
巻： 34  号： 5  ページ： 900-906  発行年： 2016年 
JST資料番号： C2195A  ISSN： 1000-2758  CODEN： XGDUE2  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 相変化メモリは,拡張性が良く,セルサイズが小さく,静的低消費電力などの利点があり,DRAMの代わりに使用される候補デバイスの1つであるが,書き込みの回数は限られている.本論文では,メモリ制御装置,読み込み/書込み操作データパス,および標識域査找などを含む,DRAMに基づくメモリアクセスメモリのメモリ構造を提案した。同時に,対応するスケジューリング戦略を提案し,全体の読み書きスケジューリングおよび書き込み操作周波数に基づく置換戦略を含む。シミュレーション結果により,提案した方法は,相変化メモリの寿命を平均50%以上延長することができ,平均遅延時間を35%以上減少させることを示した。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： DRAM ,  周波数 ,  *スケジューリング ,  記憶制御 ,  シミュレーション ,  データパス ,  記憶構造 ,  *キャッシュメモリ
準シソーラス用語： 遅延時間 ,  低電力化 ,  細胞サイズ ,  *相変化メモリ , 【Automatic Indexing@JST】

著者キーワード (8件)： Phase Change Memory ,  Lifetime ,  Controller ,  Scalability ,  DRAM Write Operation Cache ,  Schedule ,  Replacement Policy ,  Accessing delay

分類 (2件)： 記憶装置  (JC04060F) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 相転移メモリ ,  寿命 ,  書き込み ,  キャッシュ ,  スケジューリング ,  戦略