文献

J-GLOBAL ID：201702264662229184   整理番号：17A0754785

326MFlit/s0.66pJロバストでフォールトトレラントな非同期3Dリンクを持つ4×4×2均一スケーラブル3次元ネットワークオンチップ回路【Powered by NICT】

A $4 ¥times 4 ¥times 2$ Homogeneous Scalable 3D Network-on-Chip Circuit With 326 MFlit/s 0.66 pJ/b Robust and Fault Tolerant Asynchronous 3D Links

著者 (19件)： Vivet Pascal (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Thonnart Yvain (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Lemaire Romain (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Santos Cristiano (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Beigne Edith (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Bernard Christian (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Darve Florian (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Lattard Didier (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Miro-Panades Ivan (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Dutoit Denis (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Clermidy Fabien (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Cheramy S. (CEA-LETI, MINATEC Grenoble, Grenoble, France) ,  Sheibanyrad Abbas (TIMA Laboratory, Grenoble, France) ,  Petrot Frederic (TIMA Laboratory, Grenoble, France) ,  Flamand Eric (STMicroelectronics, Crolles, France) ,  Michailos Jean (STMicroelectronics, Crolles, France) ,  Arriordaz Alexandre (Mentor Graphics, Montbonnot, France) ,  Wang Lee (Mentor Graphics Corporation, Fremont, CA, USA) ,  Schloeffel Juergen (Mentor Graphics Development, Hamburg, Germany)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 1  ページ： 33-49  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ハイパフォーマンスコンピューティングまたは埋込応用のための,将来多くのコアは電力の壁に直面している,技術ノードの還元のみを用いてスケールアップすることはできない。先端実装技術として(TSV)を介したシリコンを用いて,3D集積化は,システムインテグレーションを可能にする一方,システムレベル通信に特化した電力消費を減少させた。本論文では,ロバストな非同期論理を用いて実装した3Dモジュラでスケーラブルなネットワークオンチップ(NoC)アーキテクチャを提案した。3dnoc回路はテレコム長期進化応用を標的とするTSV中アスペクト比1:8を用いた二金型層から構成され,65nm技術で製作し,ESD保護,3D設計,およびフォールトトレラント方式を統合した。3Dリンクはパラレルリンクのためのピン当たり0.66pJのエネルギー消費と326Mb/sデータ速度を達成した。薄いダイ効果を熱分析と測定だけでなく,3D熱条件で3Dリンク性能の動的自己適応により実証した。最後に,電力供給網と熱散逸の観点から,3dnoc回路のスケーラビリティは八金型層の3Dスタックまでシミュレーションを用いて実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： システムインテグレーション ,  電力供給 ,  アスペクト比 ,  *ロバスト性 ,  通信 ,  ケイ素 ,  *フォールトトレランス ,  熱分析 ,  電力消費 ,  電力 ,  *三次元 ,  計算機アーキテクチャ ,  スケールアップ ,  自己適応システム
準シソーラス用語： 自己適応 ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： ロバスト ,  フォールトトレラント ,  非同期 ,  3D ,  リンク ,  3次元 ,  ネットワークオンチップ