文献

J-GLOBAL ID：201702264841669762   整理番号：17A0828242

FPGAプラットフォーム上の最適Ateペアリングを高速化するための二重処理エンジンアーキテクチャ【Powered by NICT】

Dual Processing Engine Architecture to Speed Up Optimal Ate Pairing on FPGA Platform

著者 (4件)： Hao Zhongyuan ,  Guo Wei ,  Wei Jizeng ,  Sun Dazhi
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： Trustcom/BigDataSE/ISPA  ページ： 584-589  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,IDベース暗号を構築するための鍵となる技術であるためのペアリングベース暗号は多くの注目を集めている。対の主要操作は有限体演算に定義された楕円曲線計算した。大きなプライム場運転のハードウェア実装であるペアリングに基づく暗号の実用性を改善するために重要である。本論文では,素数体におけるBN曲線上の最適アートペアリングのための的暗号プロセッサの並列処理アーキテクチャを提案した。提案した設計は,平行して主要な現場作業を完成するために二演算処理エンジン含んでいた。各エンジンは,ハードウェア資源を節約するために統一されたFp演算ユニットを設計した。このアーキテクチャは,産業需要を満たすと平行してRSAとECC暗号方式を実装するために用いることができる。設計は,Virtex-5FPGAデバイス上に実装した。結果は,著者らの設計は10592スライスを消費し,283,111クロックサイクル内で最適なアートペアリングを計算し,他の設計よりも速度と面積の間の良好なバランスを達成すること示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 並列処理 ,  *FPGA ,  素数 ,  *計算機アーキテクチャ ,  曲線 ,  有限体 ,  暗号 ,  *高速化 ,  演算
準シソーラス用語： ALU【プロセッサ】 ,  ハードウェア実装 ,  楕円曲線 ,  ペアリング暗号 ,  IDベース暗号 ,  *Ateペアリング , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： FPGA ,  プラットフォーム ,  Ateペアリング ,  高速化 ,  アーキテクチャ