文献

J-GLOBAL ID：201702265107163562   整理番号：17A0057828

15nmボックスへ:22fdを越えた平面完全空乏化応用のためのSOI拡張可能性【Powered by NICT】

Down to 15nm BOX: SOI extendability for planar fully depleted application beyond 22FD

著者 (11件)： Schwarzenbach W. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Allibert F. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Le Royer C. (CEA, LETI, MINATEC Campus, F-38054 Grenoble, France) ,  Grenouillet L. (CEA, LETI, MINATEC Campus, F-38054 Grenoble, France) ,  Malaquin C. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Bertrand-Giuliani C. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Boedt F. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Loubriat S. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Michau C. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Parissi D. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France) ,  Nguyen B.-Y. (Soitec, Parc Technologique des Fontaines, 38190 Bernin, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： S3S  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： SOIウエハを2桁のためのディジタル応用に使用されてきた。高性能部分空乏化(PDSOI)[1]と超低電力完全空乏化(FDSOI)[2]の間の分離された歴史的に,二アーキテクチャは,UTBB FDSOI(極薄基板とBOX)技術[3]へのより最近融合した。最適なデバイス性能を維持するために,埋め込み酸化膜(BOX)の厚さは25nm(28nmノード)から20nmまで縮小された(22nmノード)。本論文では,次のノードの15nmにBOXをスケーリングの利点を提示し,それらの物理的および電気的性質と共にそのようなSOIウエハの作製に用いた過程を記述した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *計算機アーキテクチャ ,  ディジタル方式
準シソーラス用語： 低電力化 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： ボックス ,  応用 ,  SOI ,  拡張 ,  可能性