文献

J-GLOBAL ID：201702266806294294   整理番号：17A0089939

電力制約型FPGAアクセラレータにおけるマルチレベル実行制御手法の評価

著者 (4件)： 藤本啓輔 (奈良先端科学技術大学院大) ,  高前田伸也 (北大 大学院情報科学研究科) ,  中田尚 (奈良先端科学技術大学院大) ,  中島康彦 (奈良先端科学技術大学院大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 364(ICD2016 51-99)  ページ： 33  発行年： 2016年12月08日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *電力制御 ,  *FPGA ,  *データ処理システム ,  水準 ,  *超LSI
準シソーラス用語： 電力制約 ,  *アクセラレータ ,  マルチレベル ,  プログラマブルシステムオンチップ

分類 (2件)： 論理回路  (NC05070B) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (6件)： 電力制約 ,  FPGA ,  アクセラレータ ,  マルチレベル ,  制御手法 ,  評価