文献

J-GLOBAL ID：201702271013125103   整理番号：17A0056287

近しきい値計算における誤り耐性回路のための新しい設計方法論【Powered by NICT】

A novel design methodology for error-resilient circuits in near-threshold computing

著者 (4件)： Lee Jaemin (Ulsan National Institute of Science and Technology (UNIST)) ,  Kim Sunmean (Ulsan National Institute of Science and Technology (UNIST)) ,  Kim Youngmin (Kwangwoon University) ,  Kang Seokhyeong (Ulsan National Institute of Science and Technology (UNIST))
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICCE-Asia  ページ： 1-4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,電源電圧は低電力応用のための低減した,近閾値コンピューティング(NTC)は,最適エネルギー効率のための有望な解決策と考えられている。しかし,NTCは,性能の大幅な低下,タイミング誤差しやすいを受ける。NTC操作の信頼性を改善するために,誤り耐性技術が不可欠である,面積と消費電力オーバヘッドを引き起こす。本論文では,誤り耐性回路の最適な実施を提供する設計方法を提案した。検出能力の損失なしに誤り耐性回路の最小セットを得るために利用されている修飾Quine-McCluskey(Q M)アルゴリズム。提案した設計フローから,ベンチマークの結果は,最適設計は,誤り検出能力を損なうことなく誤り耐性回路へ変化するに必要なフリップフロップの72%まで低減することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： エネルギー効率 ,  双安定回路 ,  ベンチマーク ,  最適設計 ,  信頼性 ,  電力応用 ,  *誤り検出 ,  消費電力
準シソーラス用語： 設計フロー ,  検出能 ,  *設計法 ,  タイミング誤差 ,  電源電圧 ,  *設計方法論 ,  *誤り耐性 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  信頼性  (KB04040H)

タイトルに関連する用語 (4件)： しきい値 ,  計算 ,  誤り耐性 ,  設計方法論