文献

J-GLOBAL ID：201702272451406195   整理番号：17A0158847

クロック消抖回路に基づく高精度グローバルクロック同期設計【JST・京大機械翻訳】

Design of Global High Precision Clock Synchronization Based on Jitter Cleaner Circuit

著者 (4件)： Gao Linlin (State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China) ,  Song Kezhu (State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China) ,  Yang Junfeng (State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China) ,  Lv Wengui (State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China)
資料名： Hedianzixue yu Tance Jishu  (Hedianzixue yu Tance Jishu)
巻： 36  号： 6  ページ： 574-577  発行年： 2016年 
JST資料番号： C2038A  ISSN： 0258-0934  CODEN： HDYUEC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 直列//技術に基づく核電子時計同期システムのジッタは累積的に蓄積されるため、位相ロックループに基づくクロックジッタ除去回路を設計した。適切なループフィルタ帯域幅を選択することによって,クロックジッタを約9PSに低減することができた。クロックジッタを推定するために,付加的ジッタモデルを確立した。試験結果により,クロックジッタ除去回路は,大域的クロックの分布を保証することができ,そして,実際の工学設計において,使用することができた。Data from the ScienceChina, LCAS. Translated by JST【JST・京大機械翻訳】

シソーラス用語： 帯域幅 ,  *ビット同期 ,  ジッタ ,  位相同期ループ ,  同期装置 ,  *クロック
準シソーラス用語： ループフィルタ ,  クロックジッタ ,  高精度 , 【Automatic Indexing@JST】

著者キーワード (6件)： clock synchronization ,  SerDes ,  jitter cleaner ,  PLL ,  loop bandwidth ,  CDCE62002

分類 (3件)： 発振回路  (NC05020Y) ,  半導体集積回路  (NC03162T) ,  周波数変換回路  (NC05030J)

タイトルに関連する用語 (4件)： クロック ,  グローバル ,  クロック同期 ,  設計