文献

J-GLOBAL ID：201702273280134276   整理番号：17A0308193

効率的な多重精度浮動小数点乗算-加算融合装置【Powered by NICT】

An efficient multiple precision floating-point Multiply-Add Fused unit

著者 (3件)： Manolopoulos K. (Department of Physics, Electronics Laboratory, National Kapodistrian University of Athens, Greece) ,  D. Reisis (Department of Physics, Electronics Laboratory, National Kapodistrian University of Athens, Greece) ,  Chouliaras V.A. (Department of Electronics and Electrical Engineering, Loughborough University, UK)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 49  ページ： 10-18  発行年： 2016年03月 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 乗算-加算融合(MAF)ユニットは様々な応用のためのプロセッサの性能に重要な役割を果たす。本論文の目的は,多機能,多倍精度浮動小数点乗算-加算融合(MAF)を提示することである。提案MAFである再構成可能で4倍精度MAF指導,または二倍精度命令,あるいは並列に四単精度命令を実行することができた。MAFアーキテクチャは,浮動小数点add(FADD)命令のレイテンシを削減する二重経路構成を特徴とし,操作成分の最小数を利用する地域を低く維持した。提案MAF設計は,381mWの電力で293.5MHzの最大動作周波数を達成する65nmシリコンプロセスに実装した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 演算プロセッサ ,  計算機アーキテクチャ ,  *乗算 ,  *加算 ,  超LSI ,  待ち時間 ,  多重化 ,  電力
準シソーラス用語： 動作周波数 ,  再構成可能性 ,  多機能 , 【Automatic Indexing@JST】

著者キーワード (4件)： 浮動小数点 ,  乗算-加算融合 ,  多重精度 ,  VLSI

分類 (2件)： 半導体集積回路  (NC03162T) ,  電源回路  (NC05060Q)

タイトルに関連する用語 (5件)： 多重 ,  浮動小数点 ,  乗算 ,  加算 ,  融合