文献

J-GLOBAL ID：201702273990241217   整理番号：17A0238399

フリップフロップに基づくパイプラインにおけるタイミングエラーのための面積効率の良い1サイクル補正方式【Powered by NICT】

Area-efficient one-cycle correction scheme for timing errors in flip-flop based pipelines

著者 (8件)： Koo Jongeun (Pohang University of Science and Technology (POSTECH)) ,  Song Eunwoo (Pohang University of Science and Technology (POSTECH)) ,  Park Eunhyeok (Seoul National University) ,  Kim Dongyoung (Seoul National University) ,  Park Junki (Pohang University of Science and Technology (POSTECH)) ,  Ryu Sungju (Pohang University of Science and Technology (POSTECH)) ,  Yoo Sungjoo (Seoul National University) ,  Kim Jae-Joon (Pohang University of Science and Technology (POSTECH))
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 137-140  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フリップフロップベースパイプラインの面積効率の良い設計のための新しいタイミング誤り訂正方式を提案した。提案方式の重要な特徴は,1)新しい局所停止スキームを用いて1サイクル誤り訂正と2)クリティカルパスのみにおける誤り検出と訂正フリップフロップの選択的代替物である。65nm CMOS技術の32ビットMIPSテストチップをテストベッドとして実装した。フロップフロップ基づくパイプラインにおける提案方式を採用することにより,以前の二相透明ラッチベースのスキームにおけるリタイミングプロセス(21%)による面積オーバーヘッドを除去できた。添加では,実質的な地域省(16%)は,誤り検出と訂正フリップフロップの選択的置換のおかげで最先端フリップフロップベース方式と比較して達成することができた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： クリニカルパス ,  誤り検出 ,  誤り訂正 ,  *双安定回路 ,  CMOS
準シソーラス用語： テストベッド ,  テストチップ ,  *面積効率 ,  *タイミングエラー , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： フリップフロップ ,  パイプライン ,  タイミングエラー ,  面積効率 ,  1サイクル