文献

J-GLOBAL ID：201702275727579028   整理番号：17A0757274

将来の超低電力エレクトロニクスのための新しい8-T CNFET SRAMセルの設計【Powered by NICT】

Novel 8-T CNFET SRAM cell design for the future ultra-low power microelectronics

著者 (4件)： Kim YoungBae (Electrical and Computer Engineering Department, Illinois Institute of Technology, Chicago, USA) ,  Tong Qiang (Electrical and Computer Engineering Department, Illinois Institute of Technology, Chicago, USA) ,  Choi Ken (Electrical and Computer Engineering Department, Illinois Institute of Technology, Chicago, USA) ,  Lee Yunsik (School o Electrical and Computer Engineering, Ulsan National Institute of Science and Technology, Ulsan, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 243-244  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディープサブミクロン技術では,漏れ電力消費は,システムオンチップ(SOC)におけるキャッシュを構築するために使用されている,特にSRAMのための,VLSI回路における主要な関心事となっている。本論文では,カーボンナノチューブ電界効果トランジスタ(CNFET)に基づく低電力8-T SRAMセルは,漏れ電力問題を回避するために提案した。実験データは提案したSRAMセルは,既存の6T CNFET SRAMセルに比べて97.94%静的電力消費を節約できることを示した。書込みの場合には,提案されたSRAMセルは,0および58.79%少ないを書く1書込みに対して従来のSRAMセルより39.27%少ない電力をcomsumes。共同電圧センス増幅器と独立した読出し成分の採用のために,8T SRAMは,非常に改良された遅れ性能を示し,遅延は書込み動作における約30%減少させ,読み出し動作で90%に近似することを観察した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電力 ,  電圧 ,  *SRAM ,  センス増幅器 ,  電力消費 ,  キャッシュメモリ
準シソーラス用語： 読出し ,  *低電力化 ,  システムオンチップ ,  漏れ電力 ,  ディープサブミクロン ,  *CNTFET ,  低電力エレクトロニクス , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 低電力エレクトロニクス ,  CNFET ,  SRAM ,  セル ,  設計