文献

J-GLOBAL ID：201702278429161503   整理番号：17A0754801

14nm FinFET CMOS技術における電荷共有ビット線と不斉センス増幅器を用いた小信号検出を利用した560mV~5.6Mb/mm~2 1R1W8T SRAMアレイ動作【Powered by NICT】

5.6 Mb/mm $^{2}$ 1R1W 8T SRAM Arrays Operating Down to 560 mV Utilizing Small-Signal Sensing With Charge Shared Bitline and Asymmetric Sense Amplifier in 14 nm FinFET CMOS Technology

著者 (7件)： Kulkarni Jaydeep P. (Circuit Research Lab, Intel Corporation, Hillsboro, OR, USA) ,  Keane John (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA) ,  Koo Kyung-Hoae (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA) ,  Nalam Satyanand (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA) ,  Guo Zheng (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA) ,  Karl Eric (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA) ,  Zhang Kevin (Advanced Design Group, Logic Technology Development, Intel Corporation, Hillsboro, OR, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 1  ページ： 229-239  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチポート高速オンチップメモリは同程度の単一ポートメモリよりも有意に多くのダイ面積を占めている。種々のマルチポートメモリ形態の内で,インターリーブ型論理カラムなしに組織化されたとき分離読出しポートと読取(R),書込み(W)トランジスタ(T)スタティックランダムアクセスメモリ(SRAM)は,読み出し,書き込みポートの個別最適化を可能にした。読取安定性と書込操作のための最適化したポートを必要とする他のデュアルポートSRAMと比較して低い最小動作電圧(V_min)を可能にした。1R1W8T SRAMは,しばしば大信号,階層的ビット線センシングを採用した非微分読み出しビット線のために高い性能を達成した。大信号読み出し方式を頻繁に置かれた局所ビット線検出回路を必要とする,アレイビット密度を分解した。本論文では,14nm FinFET CMOSにおける8T SRAMアレイ密度5.6Mb/mm~2を達成するビット線当たり256ビットを容易にするために小信号擬似差動センシングのための二センス増幅器(SA)技法を提案した。最初の設計はビットセルカラム上で他の未使用金属トラックの静電容量を活用することにより基準電圧(V_REF)を産生するため,電荷共有SA方式を採用している。第二の設計は,選別していない部門におけるV_CCにプリチャージ読出しビット線を基準電圧として作用し,活性ビット線側を意図的にSAをゆがめるにupsizedは非対称SAを利用している。高体積測定結果は,400MHz/ 10°Cで560mV V_minを示し,1V電源で2.21GHzに達した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速度 ,  *CMOS ,  *センス増幅器 ,  最適化 ,  *信号検出 ,  ポート ,  非対称性 ,  *SRAM ,  静電容量
準シソーラス用語： プリチャージ ,  基準電圧 ,  大信号 ,  *ビット線 ,  *電荷共有 ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： FinFET ,  CMOS技術 ,  電荷共有 ,  ビット線 ,  センス増幅器 ,  信号検出 ,  SRAMアレイ