文献

J-GLOBAL ID：201702282906861964   整理番号：17A0825883

メモリを意識した組み込み制御システム設計【Powered by NICT】

Memory-Aware Embedded Control Systems Design

著者 (6件)： Chang Wanli (Cluster of Information Communication Technology, Singapore Institute of Technology, Singapore) ,  Goswami Dip (the Eindhoven University of Technology, Eindhoven, The Netherlands) ,  Chakraborty Samarjit (TU Munich, Munich, Germany) ,  Ju Lei (Department of Computer Science and Technology, Shandong University, Jinan, China) ,  Xue Chun Jason (City University of Hong Kong, Hong Kong) ,  Andalam Sidharta (University of Auckland, Auckland, New Zealand)
資料名： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻： 36  号： 4  ページ： 586-599  発行年： 2017年 
JST資料番号： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 制御応用はしばしば高度にコストと資源に制約のある組込みプラットフォーム上に実装し,小さなオンチップメモリを用いたマイクロコントローラである。典型的には,制御アルゴリズムは,モデルベースアプローチを用いて設計し,実装プラットフォームの詳細は完全に無視した。結果として,制御アルゴリズム設計へのプラットフォームレベル特性を統合する最適化はほとんどない。サイバーフィジカルシステム(CPS)配向思考の出現により,最近制御アルゴリズムとその実装プラットフォームのコデザインが注目されている,ネットワーク化された制御システムと計算を意識した制御アルゴリズム設計に関する研究をもたらした。しかし,今までのところ,メモリアーキテクチャの特性を考慮した制御アルゴリズムの設計に機能しない。本論文では,初めて,制御応用の性能に及ぼす再利用オンチップメモリ(またはキャッシュ)の影響を説明するためには,制御アルゴリズム設計のための新しい技術を動機づけることを示した。これは,与えられた資源利用性の制御,または組込み制御応用のより効率的な実装の品質の顕著な改善をもたらした。本論文では,組み込み制御システムの記憶関連最適化のための可能性の多様性,CPSのための計算機支援設計者になされるだろうことを開くと信じている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶構造 ,  マイクロコントローラ ,  CAD【計算機】 ,  *記憶装置 ,  キャッシュメモリ ,  *システム設計 ,  最適化 ,  *制御系 ,  品質
準シソーラス用語： 資源利用性 ,  ネットワーク化 ,  コデザイン ,  サイバーフィジカルシステム ,  制御アルゴリズム ,  オンチップメモリ , 【Automatic Indexing@JST】

分類 (2件)： CAD,CAM  (JE10000A) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (4件)： 意識 ,  組み込み ,  制御システム ,  設計