文献

J-GLOBAL ID：201702286617827349   整理番号：17A0457015

低電力アナログ回路のための新たなナノデバイスの性能研究【Powered by NICT】

Performance investigation of emerging nano devices for low power analog circuits

著者 (2件)： Turkane Satish M. (Department of Electronics and Telecommunication, Matoshri College of Engineering & Research Centre, Nashik, Savitribai Phule Pune University, Maharashtra, India) ,  Kureshi A. K. (Vishwabharti Academy’s College of Engineering, Ahmednagar, Savitribai Phule Pune University, Maharashtra, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICACDOT  ページ： 718-722  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 微分増幅器は,いくつかのアナログシステムの本質的部分である。32nm FinFET技術に基づく単一段階差動増幅器の設計を提案した。スルーレート,利得,CMRR,単一利得帯域幅と周波数応答のようなある種の仕様のための差動増幅器を設計し,従来のMOSFET,FinFETとCNFETを用いた32nm差動増幅器との比較を行った。提案した典型的な一段階差動増幅器は,1.0Vの電源電圧を与え,それは19.39dBの開ループ利得,スルーレート8.74E V/μsec,256MHzの1利得帯域幅を生成する。全てのシミュレーションをHspiceシミュレーション・ソフトウェア上で行った。シミュレーションは,既存の段階で,FinFET回路は利得,CMRRとスルーレートの観点からMOSFETとCNFETよりも最良であることを注目した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： MOSFET ,  差動増幅器 ,  ソフトウェア ,  利得 ,  *アナログ回路 ,  アナログ系 ,  帯域幅 ,  周波数応答 ,  シミュレーション
準シソーラス用語： 電源電圧 ,  CNTFET ,  スルーレート ,  FinFET ,  ナノデバイス ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： 低電力 ,  アナログ回路 ,  ナノデバイス ,  研究