文献

J-GLOBAL ID：201702287244317640   整理番号：17A0401692

VThreads:ハードウェア支援PThreadsを持つ新しいVLIWチップマルチプロセッサ【Powered by NICT】

VThreads: A novel VLIW chip multiprocessor with hardware-assisted PThreads

著者 (3件)： Chouliaras V.A. (Wolfson School, Loughborough University, Loughborough LE11 3TU, UK) ,  Stevens D. (Wolfson School, Loughborough University, Loughborough LE11 3TU, UK) ,  Dwyer V.M. (Wolfson School, Loughborough University, Loughborough LE11 3TU, UK)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 47  号： PB  ページ： 466-485  発行年： 2016年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： VThreads,ハードウェア支援共有メモリスレッド支援を持つ新しいVLIW CMPを論じた。VThreadsはハードウェア支援POSIXスレッドと共に広範なカスタム化による静的多重命令発行とスレッドレベル並列処理による命令レベル並列性を支持した。密結合ストリーミング加速器の具体化を可能にし,7つのアドレスまで多入力,多出力命令拡張を支持した。VThreadsは,テクノロジー独立なレジスタ転送レベルVHDLで設計し,40nmと28nmのフィールドプログラマブルゲートアレイ上で試作した。Sparc V8ISAに基づくPThreadsベースマルチプロセッサに対して評価した。65nm ASIC実装についてVThreadsはエッジ検出ベンチマークとLeon3MP CMPと比較してDESに~13%の改善,並列Mandelbrot実装にx5,ねじJPEG実装に良好な66%,合成ベンチマーク上で×7 2までの性能向上を達成した79%良好であった。2~8コアの範囲では,VThreadsは1 8コアの1.2%~ 10%の面積増加,同様に配置Leon3MP CMPに比べて65%と57%の間後経路(統計的)電力低減を実証した。微小構造特徴,スケーラビリティ,伸展性,低遅延PThreadsのためのハードウェア支援,電力効率と面積のこの組み合わせは,プロセッサ最小OS支援を必要とする低電力,深く埋め込まれ応用のための魅力的な提案する。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： スレッド ,  FPGA ,  並列処理 ,  JPEG ,  カスタム化 ,  ASIC ,  VHDL ,  ストリーミング ,  共有メモリ ,  *ハードウェア ,  *演算プロセッサ ,  ベンチマーク
準シソーラス用語： *チップマルチプロセッサ ,  *VLIWアーキテクチャ , 【Automatic Indexing@JST】

著者キーワード (6件)： RTL実現 ,  埋込みマイクロプロセッサ ,  ハードウェア/ソフトウェアインタフェイス ,  設定可能な可VLIW型アーキテクチャ ,  フィールドプログラマブルゲートアレイの設計 ,  標準セル設計

分類 (2件)： 半導体集積回路  (NC03162T) ,  汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (4件)： ハードウェア ,  支援 ,  VLIW ,  チップマルチプロセッサ