文献

J-GLOBAL ID：201702289093178308   整理番号：17A0757183

センサ応用のための11ビット1.8μW40KS/s分割SARA DC【Powered by NICT】

11-Bit 1.8uW 40KS/s segmented SAR ADC for sensor applications

著者 (3件)： Rikan Behnam Samadpoor (College of Information and Communication Engineering, Sungkyunkwan University, Suwon, South Korea) ,  Kim Sang-Yun (College of Information and Communication Engineering, Sungkyunkwan University, Suwon, South Korea) ,  Lee Kang-Yoon (College of Information and Communication Engineering, Sungkyunkwan University, Suwon, South Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 55-56  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,センサ応用のための11B-40KS/s逐次近似レジスタ(SAR)アナログ-ディジタル変換器(ADC)構造を提案した。セグメント化構造は線形性を改善し,電力消費を減少させるための容量性DACを採用した。500aFカスタム設計ユニットキャパシタは,面積を低減すると11ビットA DCの1LSBでINLとDNLを維持するCDACに適用した。プロトタイプA DCは,0.18μmルールCMOS技術で実現した。この構造は1.8V供給下で40KS/sで消費され,達成67.27dB SNDRと87.3dB SFDR。性能指数(FOM)は37fJ/conversion段階であった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： レジスタ ,  *センサ ,  セグメンテーション ,  プロトタイプ ,  AD変換器 ,  性能指数 ,  線形性 ,  逐次近似 ,  電力消費
準シソーラス用語： SFDR ,  SNDR ,  CMOS技術 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： 応用 ,  ビット ,  SARA ,  DC