文献

J-GLOBAL ID：201702291186693974   整理番号：17A0238379

集積パワーエレクトロニクスコントローラのための高DRマルチチャネル段階共有ハイブリッドフロントエンド【Powered by NICT】

A high DR multi-channel stage-shared hybrid front-end for integrated power electronics controller

著者 (6件)： Ren Yuan (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China) ,  Sin Sai-Weng (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China) ,  Lam Chi-Seng (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China) ,  Wong Man-Chung (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China) ,  Seng-Pan U (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China) ,  Martins Rui Paulo (State Key Laboratory of Analog and Mixed-Signal VLSI, University of Macau, Macao, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 57-60  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,異なるパワーエレクトロニクスシステム応用のための入力信号調整とアナログ-ディジタル(A/D)変換機能を持つ4チャネルパワーエレクトロニクス(PE)制御器フロントエンドインタフェイスを提案した。入力ダイナミックレンジ(DR)を強化するために提案したフロントエンドは,最初のCT段階における入力プログラマブル利得(PGA)を埋め込んだ4チャネル連続時間(CT)と離散時間(DT)ハイブリッドシグマ-デルタ変調器(H EAM)で構成されている。第二共有DT段階は,低消費電力のための共有単一演算増幅器を用いた多重サンプリング技術を利用するように設計されている。PEコントローラフロントエンドチップを65nm CMOS技術で製作した。測定結果は,98.3dBと84.2dB SNDRの高ダイナミックレンジを示し,ブーストダイナミックレンジに起因するチャネル当たり68μWと172~179dBのFoMsの電力消費を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 連続時間系 ,  ダイナミックレンジ ,  電力消費 ,  Δ変調 ,  アナログ系 ,  利得 ,  ディジタル方式 ,  *チャネル ,  演算増幅器 ,  CMOS
準シソーラス用語： 高ダイナミックレンジ ,  SNDR ,  低電力化 ,  入力信号 ,  *マルチチャネル , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 集積 ,  パワーエレクトロニクス ,  コントローラ ,  マルチチャネル ,  段階 ,  共有 ,  フロントエンド