A/D変換器

発明者： , , , ,
出願人/特許権者： ,
代理人 (2件)：伊東忠重 , 伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-200421
公開番号（公開出願番号）：特開2018-064157
出願日： 2016年10月11日
公開日（公表日）： 2018年04月19日
要約：

【課題】β変換サイクリック型A/D変換回路を含む複数のA/D変換回路を組合せて、製造ばらつきによる誤動作が少なく、消費電力が少ないA/D変換器を提供する。【解決手段】A/D変換器は、非2進のβ変換サイクリック型A/D変換回路と2進以下の逐次比較型A/D変換回路とを共に含んで構成され、所定のビット範囲のA/D変換を担当するA/D変換回路にβ変換サイクリック型A/D変換回路を適用し、所定のビット範囲より下位のビット範囲のA/D変換を担当するA/D変換回路に逐次比較型A/D変換回路を適用し、β変換サイクリック型A/D変換回路による所定のビット範囲のA/D変換結果とA/D変換後の残差信号を前記逐次比較型A/D変換回路でA/D変換して得られた下位のビット範囲のA/D変換結果とをデジタル合成部で合成してA/D変換器が出力するA/D変換結果を得ることを特徴とする。【選択図】図1

請求項（抜粋）：

複数のA/D変換方式を組合せたA/D変換器であって、非2進のβ変換サイクリック型A/D変換回路と2進以下の逐次比較型A/D変換回路とを共に含んで構成され、所定のビット範囲のA/D変換を担当するA/D変換回路に前記β変換サイクリック型A/D変換回路を適用し、前記所定のビット範囲より下位のビット範囲のA/D変換を担当するA/D変換回路に前記逐次比較型A/D変換回路を適用し、前記β変換サイクリック型A/D変換回路による前記所定のビット範囲のA/D変換結果と、前記所定のビット範囲のA/D変換後の残差信号を前記逐次比較型A/D変換回路でA/D変換して得られた前記下位のビット範囲のA/D変換結果と、をデジタル合成部で合成して、前記A/D変換器が出力するA/D変換結果を得ることを特徴とするA/D変換器。

IPC (3件)：

H03M 1/14 , H03M 1/38 , H03M 1/12

FI (4件)：

H03M1/14 A , H03M1/14 B , H03M1/38 , H03M1/12 B

Fターム (8件)：

5J022AA16 , 5J022BA03 , 5J022BA04 , 5J022CA07 , 5J022CB06 , 5J022CC03 , 5J022CF01 , 5J022CF08

引用特許：

出願人引用 (6件)

撮像装置
公報種別：公開公報出願番号：特願2013-186523 出願人：オリンパス株式会社
特開昭58-104524
A/D変換器
公報種別：公開公報出願番号：特願2006-282485 出願人：株式会社ルネサステクノロジ

全件表示

審査官引用 (6件)

撮像装置
公報種別：公開公報出願番号：特願2013-186523 出願人：オリンパス株式会社
特開昭58-104524
A/D変換器
公報種別：公開公報出願番号：特願2006-282485 出願人：株式会社ルネサステクノロジ

全件表示

前のページに戻る