特許

J-GLOBAL ID：201803017251631315

データ処理装置

発明者： 中島 康彦 ,  高前田 伸也
出願人/特許権者： 国立大学法人 奈良先端科学技術大学院大学
代理人 (1件)： 特許業務法人HARAKENZO WORLD PATENT & TRADEMARK
公報種別：再公表公報
出願番号（国際出願番号）：JP2016061302
公開番号（公開出願番号）：WO2016-163421
出願日： 2016年04月06日
公開日（公表日）： 2016年10月13日
要約：

複数ポートを有するメモリブロック(606)と、メモリブロック(606)の各ポートのアドレス生成器(604)と、演算器(603)と、を含む基本ユニット(600)を水平方向にウェイ数分配置したステージを垂直方向に複数配置した二次元構造を備えたデータ処理装置である。

請求項（抜粋）：

複数ポートを有するメモリブロックと、上記メモリブロックの各ポートのアドレス生成器と、演算器と、を含む基本ユニットを水平方向にウェイ数分配置したステージを垂直方向に複数配置した二次元構造を備え、 各上記基本ユニットは、 同一ステージに属する上記メモリブロックからウェイ数分×複数ワードを同時に取り出すデータバスと、 複数ワードを同一ステージの上記演算器に同時に供給する演算バス及びスイッチ群と、 上記演算器の出力を同一ステージに属する上記メモリブロックに書き込むメモリバス及びスイッチ群と、をさらに含み、 同一ウェイに属する上記メモリブロックへの書き込みバスと読み出しバスは、同一バスを経由して外部メモリに接続され、 外部メモリから上記メモリブロックへの書き込みと上記メモリブロックから上記演算器への読み出しとを同時に行い、または、上記演算器から上記メモリブロックへの書き込みと上記メモリブロックから上記外部メモリへの読み出しとを同時に行い、 上記アドレス生成器により上記メモリブロックを読み出す際には、複数ワードを同時に読み出し、上記基本ユニットの終端レジスタに同時に値を書き込むことを特徴とするデータ処理装置。

IPC (1件)：

G06F 12/08

FI (2件)：

G06F12/08 511E ,  G06F12/08 573

Fターム (7件)：

5B205JJ11 ,  5B205KK23 ,  5B205LL12 ,  5B205LL13 ,  5B205MM01 ,  5B205TT02 ,  5B205UU32