特許
J-GLOBAL ID：201803019082718484
圧電薄膜素子の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (2件)：
山川 茂樹
, 山川 政樹
公報種別：再公表公報
出願番号（国際出願番号）：JP2016071718
公開番号（公開出願番号）：WO2017-026257
出願日： 2016年07月25日
公開日（公表日）： 2017年02月16日
要約：
不要振動が抑制された状態で、圧電薄膜素子のQ値が向上できるようにするために、第1電極(102)に音響反射膜(104)を貼り付けた後、圧電単結晶基板(101)の他方の面(101b)から圧電単結晶基板(101)を研磨して薄層化し、音響反射膜(104)の上に第1電極(102)および圧電薄膜(105)が積層された状態とする。この研磨において、第1電極(102)が形成されている電極形成領域と、この周囲の電極未形成領域とでは、研磨における面(101b)に対する圧力(研磨圧力)が異なる。この結果、圧電薄膜(105)の第1電極(102)が形成されている電極形成領域は、この周囲の電極未形成領域より薄く形成される。
請求項（抜粋）：
圧電材料の単結晶から構成された圧電単結晶基板の一方の面に、前記圧電単結晶基板より小さい面積とされた所定の平面形状の第1電極を形成する第1工程と、
前記第1電極に互いに音響インピーダンスの異なる複数の層が交互に積層された音響多層膜を貼り付ける第2工程と、
前記圧電単結晶基板の他方の面から前記圧電単結晶基板を研磨して薄層化し、前記音響多層膜の上に前記第1電極および前記圧電単結晶基板を薄層化して得られた圧電薄膜が積層された状態とする第3工程と、
前記圧電薄膜を挾んで前記第1電極に向かい合い前記第1電極より小さな面積の第2電極を前記圧電薄膜の上に形成する第4工程と
を備え、
前記第3工程では、前記圧電薄膜の前記第1電極が形成されている電極形成領域は、この電極形成領域とこの周囲の前記第1電極が形成されていない電極未形成領域との間の研磨圧力の差により、前記電極未形成領域より薄く形成された状態とする
ことを特徴とする圧電薄膜素子の製造方法。
IPC (4件)：
H03H 3/02
, H03H 9/17
, H01L 41/113
, H01L 41/22
H03H3/02 B
, H03H9/17 F
, H01L41/113
, H01L41/22
5J108AA01
, 5J108AA07
, 5J108BB08
, 5J108DD01
, 5J108EE03
, 5J108KK01
, 5J108MM08
, 5J108MM11
