文献
J-GLOBAL ID:200902002090823048
整理番号:90A0018531
ランプアニールによるエミッタ・ベース自己整合型トランジスタのベース引出しPoly Si電極の低抵抗化
Resistivity reduction of base polycrystalline silicon electrode in emitter-base self-aligned bipolar transistor by means of lamp annealing.
著者 (3件):
宇田日出
(日立)
,
大園世子
(日立)
,
大和田伸郎
(日立)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
89
号:
263(SDM89 111-119)
ページ:
49-54
発行年:
1989年10月27日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)