文献
J-GLOBAL ID:200902009043196269
整理番号:88A0399065
双対,正規,標準基底を用いた有限体乗算器のVLSIアーキテクチャの比較
A comparison of VLSI architecture of finite field multipliers using dual, normal, or standard bases.
著者 (4件):
USE I S
(California Inst. Techology, CA, USA)
,
TRUONG T K
(California Inst. Techology, CA, USA)
,
DEUTSCH L J
(California Inst. Techology, CA, USA)
,
REED I S
(Univ. Southern California, CA, USA)
資料名:
IEEE Transactions on Computers
(IEEE Transactions on Computers)
巻:
37
号:
6
ページ:
735-739
発行年:
1988年06月
JST資料番号:
C0233A
ISSN:
0018-9340
CODEN:
ICTOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)