文献
J-GLOBAL ID:200902010950861123
整理番号:87A0537190
焼なましシミュレーションによるチップ配置のための並列アルゴリズム
Parallel algorithms for chip placement by simulated annealing.
著者 (3件):
DAREMA F
(IBM Thomas J. Waston Research Center, NY, USA)
,
KIRKPATRICK S
(IBM Thomas J. Waston Research Center, NY, USA)
,
NORTON V A
(IBM Thomas J. Waston Research Center, NY, USA)
資料名:
IBM Journal of Research and Development
(IBM Journal of Research and Development)
巻:
31
号:
3
ページ:
391-402
発行年:
1987年05月
JST資料番号:
D0061B
ISSN:
0018-8646
CODEN:
IBMJAE
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)