文献
J-GLOBAL ID:200902027072653871
整理番号:89A0565336
耐障害性ビット直列アレイプロセッサへのA×N+Bコードの利用
Use of A*N+B codes for fault-tolerant bit-serial array processors.
著者 (1件):
PIURI V
(Politecnico di Milano, Milano, ITA)
資料名:
Conference Proceedings of the IEEE Annual International Phoenix Conference on Computers and Communications
(Conference Proceedings of the IEEE Annual International Phoenix Conference on Computers and Communications)
巻:
8th
ページ:
9-13
発行年:
1989年
JST資料番号:
A0759B
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)