文献
J-GLOBAL ID:200902063285108989
整理番号:92A0625415
複数スレッドからの同時命令発行機能を持つ基本プロセッサアーキテクチャ
An Elementary Processor Architecture with Simultaneous Instruction Issuing from Multiple Threads.
著者 (7件):
HIRATA H
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
KIMURA K
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
NAGAMINE S
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
MOCHIZUKI Y
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
NISHIMURA A
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
NAKASE Y
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
,
NISHIZAWA T
(Matsushita Electric Industrial Co., Ltd., Osaka, JPN)
資料名:
Proceedings. Annual International Symposium on Computer Architecture
(Proceedings. Annual International Symposium on Computer Architecture)
巻:
19th
ページ:
136-145
発行年:
1992年
JST資料番号:
C0446B
ISSN:
1063-6897
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)