文献
J-GLOBAL ID:200902064257364399
整理番号:87A0002104
電荷緩衝ロジックの速度強化および設計の要点
Speed enhancements and key design aspects of charge buffered logic.
著者 (2件):
WIEDMANN S K
(IBM Thomas J. Watson Research Center, NY, USA)
,
WENDEL D F
(IBM Thomas J. Watson Research Center, NY, USA)
資料名:
Digest of Technical Papers. Symposium on VLSI Technology
(Digest of Technical Papers. Symposium on VLSI Technology)
巻:
1986
ページ:
43-44
発行年:
1986年
JST資料番号:
A0035B
ISSN:
0743-1562
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)