文献
J-GLOBAL ID:200902069053401564
整理番号:87A0396110
SPIDER VLSIのメタライゼーションパターンにおける電流密度と電圧降下をチェックするためのCADシステム
SPIDER - A CAD system for checking current density and voltage drop in VLSI metallization patterns.
著者 (4件):
HALL J E
(Texas Instruments Inc., MS, USA)
,
HOCEVAR D E
(Texas Instruments Inc., MS, USA)
,
YANG P
(Texas Instruments Inc., MS, USA)
,
MCGRAW M J
(Texas Instruments Inc., MS, USA)
資料名:
Digest of Technical Papers. IEEE/ACM International Conference on Computer-Aided Design
(Digest of Technical Papers. IEEE/ACM International Conference on Computer-Aided Design)
巻:
1986
ページ:
278-281
発行年:
1986年
JST資料番号:
D0968C
ISSN:
1092-3152
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)