文献
J-GLOBAL ID:200902080415959937
整理番号:87A0114696
バイポーラリニア,CMOS論理,およびDMOS出力部を組合せた構成の新しいSiゲート集積技術
A new integrated silicon gate technology combining bipolar linear, CMOS logic, and DMOS power parts.
著者 (3件):
ANDREINI A
(SGS Microelettronica SpA, Milan, ITA)
,
CONTIERO C
(SGS Microelettronica SpA, Milan, ITA)
,
GALBIATI P
(SGS Microelettronica SpA, Milan, ITA)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
33
号:
12
ページ:
2025-2030
発行年:
1986年12月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)