文献
J-GLOBAL ID:200902090072932006
整理番号:86A0338956
極低温動作の最適化設計を行った高性能N-MOS加算器
A high-performance N-MOS adder designed for optimized cryogenic operation.
著者 (6件):
GLORI<span style=text-decoration:overline>E`</span>S P
(BULL, France)
,
BOUDOU A
(BULL, France)
,
L’ECUYER Y
(BULL, France)
,
DOYLE B
(BULL, France)
,
LECLAIRE P
(BULL, France)
,
CHANTRAINE P
(BULL, France)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
21
号:
3
ページ:
404-410
発行年:
1986年06月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)