文献
J-GLOBAL ID:200902101980220012
整理番号:01A0753179
多ビット乗算DACに基づく高速多段パイプライン型ADCの分解能向上方法
Resolution Enhancement Techniques for High-Speed Multi-Stage Pipelined ADC’s Based on a Multi-Bit Multiplying DAC.
著者 (3件):
LEE J-S
(Hynix Co., Ltd., Seoul, KOR)
,
JOO S-H
(Omnitel Co., Ltd., Seoul, KOR)
,
LEE S-H
(Sogang Univ., Seoul, KOR)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E84-C
号:
8
ページ:
1092-1099
発行年:
2001年08月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)