文献
J-GLOBAL ID:200902102823618793
整理番号:97A0372188
内蔵メモリアレイへの完全スキャン設計の適用
Application of Full Scan Design to Embedded Memory Arrays.
著者 (4件):
YANO S
(NEC Corp., Fuchu-shi, JPN)
,
AKAGI K
(NEC Electronics, Inc., CA, USA)
,
INOHARA H
(NEC Systems Lab., Inc., CA, USA)
,
ISHIURA N
(Osaka Univ., Suita-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E80-A
号:
3
ページ:
514-520
発行年:
1997年03月
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)