文献
J-GLOBAL ID:200902103110623688
整理番号:94A0593051
リアルタイムDSP用ASICに対するインプリメンテーションの上下限評価
Estimating Implementation Bounds for Real Time DSP Application Specific Circuits.
著者 (2件):
RABAEY J M
(Univ. California-Berkeley, CA, USA)
,
POTKONJAK M
(Univ. California-Berkeley, CA, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
13
号:
6
ページ:
669-683
発行年:
1994年06月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)