文献
J-GLOBAL ID:200902103523630550
整理番号:93A0716503
2段階解析モデル化方法を用いたアナログICの歩留り最適化
Yield Optimization of Analog IC’s Using Two-Step Analytic Modeling Methods.
著者 (4件):
GUARDIANI C
(SGS-Thomson Microelectronics, Agrate Brianza, ITA)
,
SCANDOLARA P
(SGS-Thomson Microelectronics, Agrate Brianza, ITA)
,
BENKOSKI J
(SGS-Thomson Microelectronics, Grenoble, FRA)
,
NICOLLINI G
(SGS-Thomson Microelectronics, Agrate Brianza, ITA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
28
号:
7
ページ:
778-783
発行年:
1993年07月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)