文献
J-GLOBAL ID:200902104597097630
整理番号:00A0962176
Chameleonプロセッサにおける構成待ち時間を隠蔽するためのコンパイラ主導アプローチ
A Compiler Directed Approach to Hiding Configuration Latency in Chameleon Processors.
著者 (3件):
TANG X
(Chameleon Systems, Inc., CA)
,
AALSMA M
(Chameleon Systems, Inc., CA)
,
JOU R
(Chameleon Systems, Inc., CA)
資料名:
Lecture Notes in Computer Science
(Lecture Notes in Computer Science)
巻:
1896
ページ:
29-38
発行年:
2000年
JST資料番号:
H0078D
ISSN:
0302-9743
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
ドイツ (DEU)
言語:
英語 (EN)