文献
J-GLOBAL ID:200902106862773327
整理番号:01A0607578
オンチップ通信アーキテクチャの設計に関するシステムレベル性能分析
System-Level Performance Analysis for Designing On-Chip Communication Architectures.
著者 (3件):
LAHIRI K
(Univ. California at San Diego, CA, USA)
,
RAGHUNATHAN A
(NEC USA, NJ, USA)
,
DEY S
(Univ. California at San Diego, CA, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
20
号:
6
ページ:
768-783
発行年:
2001年06月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)