文献
J-GLOBAL ID:200902107205608711
整理番号:94A0378367
CMOS技術で設計製作されるハミングニューラルネットワークのアナログ集積回路
An Analog Integrated Circuit of A Hamming Neural Network Designed And Fabricated in CMOS Technology.
著者 (3件):
LI B-Q
(Tsinghua Univ., Beijing, CHN)
,
LI Z-J
(Tsinghua Univ., Beijing, CHN)
,
SHI B-X
(Tsinghua Univ., Beijing, CHN)
資料名:
IEEE International Conference on Neural Networks Proceedings
(IEEE International Conference on Neural Networks Proceedings)
巻:
1993
号:
Vol 1 (Nagoya)
ページ:
879-882
発行年:
1993年
JST資料番号:
W0064A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)