文献
J-GLOBAL ID:200902108495052203
整理番号:00A0559654
SRAMベースFPGAの高速可試験設計
Fast Testable Design for SRAM-Based FPGAs.
著者 (3件):
DOUMAR A
(Chiba Univ., Chiba-shi, JPN)
,
OHMAMEUDA T
(Chiba Univ., Chiba-shi, JPN)
,
ITO H
(Chiba Univ., Chiba-shi, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E83-D
号:
5
ページ:
1116-1127
発行年:
2000年05月25日
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)