文献
J-GLOBAL ID:200902111971144988
整理番号:96A0857150
0サイクルload命令 loadレイテンシを減らすマイクロアーキテクチャ支援
Zero-Cycle Loads: Microarchitecture Support for Reducing Load Latency.
著者 (2件):
AUSTIN T M
(Univ. Wisconsin-Madison, WI)
,
SOHI G S
(Univ. Wisconsin-Madison, WI)
資料名:
Proceedings of the Annual IEEE/ACM International Symposium on Microarchitecture
(Proceedings of the Annual IEEE/ACM International Symposium on Microarchitecture)
巻:
28th
ページ:
82-92
発行年:
1995年
JST資料番号:
W0960A
ISSN:
1072-4451
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)