文献
J-GLOBAL ID:200902113853302083
整理番号:00A0653326
無疲労基準キャパシタを用いる可変基準ビット線電圧方式を有する0.5μm,3V,1T1C,1Mbit FRAM
A 0.5-μm, 3-V, 1T1C, 1-Mbit FRAM with a Variable Reference Bit-Line Voltage Scheme using a Fatigue-Free Reference Capacitor.
著者 (9件):
OGIWARA R
(Toshiba Corp., Yokohama, JPN)
,
TANAKA S
(Toshiba Corp., Yokohama, JPN)
,
ITOH Y
(Toshiba Corp., Yokohama, JPN)
,
MIYAKAWA T
(Toshiba Corp., Yokohama, JPN)
,
TAKEUCHI Y
(Toshiba Corp., Yokohama, JPN)
,
DOUMAE S M
(Toshiba Corp., Yokohama, JPN)
,
TAKENAKA H
(Toshiba Microelectronics Corp., Yokohama, JPN)
,
OHTSUKI S
(Toshiba Microelectronics Corp., Yokohama, JPN)
,
TANAKA S
(Toshiba Corp., Yokohama, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
35
号:
4
ページ:
545-551
発行年:
2000年04月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)