文献
J-GLOBAL ID:200902118485991568
整理番号:01A0248325
Atlasチップ・マルチプロセッサのアーキテクチャ 不規則アプリケーションの動的並列化
Architecture of the Atlas Chip-Multiprocessor: Dynamically Parallelizing Irregular Applications.
著者 (3件):
CODRESCU L
(Georgia Inst. Technol., GA)
,
WILLS D S
(Georgia Inst. Technol., GA)
,
MEINDL J
(Georgia Inst. Technol., GA)
資料名:
IEEE Transactions on Computers
(IEEE Transactions on Computers)
巻:
50
号:
1
ページ:
67-82
発行年:
2001年01月
JST資料番号:
C0233A
ISSN:
0018-9340
CODEN:
ICTOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)