文献
J-GLOBAL ID:200902118820567946
整理番号:02A0271154
Accelerating intellectual property design flow using Simulink for system on a programmable chip.
著者 (1件):
MOLSON P
(Altera Corp.)
資料名:
Conference Record. Asilomar Conference on Signals, Systems & Computers
(Conference Record. Asilomar Conference on Signals, Systems & Computers)
巻:
35th
号:
Vol.1
ページ:
454-457
発行年:
2001年
JST資料番号:
D0709A
ISSN:
1058-6393
資料種別:
会議録 (C)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)