文献
J-GLOBAL ID:200902120647443505
整理番号:98A0058559
符号選択Booth符号器を使用した4.1ns,コンパクト54×54ビット乗算器
A 4.1-ns Compact 54×54-b Multiplier Utilizing Sign-Select Booth Encoders.
著者 (7件):
GOTO G
(Fujitsu Lab. Ltd., Kawasaki, JPN)
,
INOUE A
(Fujitsu Lab. Ltd., Kawasaki, JPN)
,
OHE R
(Fujitsu Lab. Ltd., Kawasaki, JPN)
,
KASHIWAKURA S
(Fujitsu Lab. Ltd., Kawasaki, JPN)
,
MITARAI S
(Fujitsu Ltd., Kawasaki, JPN)
,
TSURU T
(Fujitsu Ltd., Kawasaki, JPN)
,
IZAWA T
(Fujitsu Ltd., Kawasaki, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
32
号:
11
ページ:
1676-1682
発行年:
1997年11月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)