文献
J-GLOBAL ID:200902123879442504
整理番号:01A0930003
高性能フィールドプログラマブルVLSIプロセッサのアーキテクチャ
Architecture of High Performance Field Programmable VLSI Processor.
著者 (3件):
大沢尚学
(東北大 大学院情報科学研究科)
,
張山昌論
(東北大 大学院情報科学研究科)
,
亀山充隆
(東北大 大学院情報科学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
101
号:
249(ICD2001 52-64)
ページ:
23-30
発行年:
2001年08月03日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)