文献
J-GLOBAL ID:200902125012490150
整理番号:03A0047460
高集積ディジタルチップによる低ジッタ・マルチギガヘルツクロック生成のための低消費電力逓倍DLL
A Low-Power Multiplying DLL for Low-Jitter Multigigahertz Clock Generation in Highly Integrated Digital Chips.
著者 (7件):
FARJAD-RAD R
(Velio Communications, Inc., CA, USA)
,
DALLY W
(Stanford Univ., CA, USA)
,
NG H-T
(Velio Communications, Inc., CA, USA)
,
SENTHINATHAN R
(Velio Communications, Inc., CA, USA)
,
LEE M-J E
(Velio Communications, Inc., CA, USA)
,
RATHI R
(Velio Communications, Inc., CA, USA)
,
POULTON J
(Velio Communications, Inc., CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
37
号:
12
ページ:
1804-1812
発行年:
2002年12月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)