文献
J-GLOBAL ID:200902129074767278
整理番号:00A0262814
推論方法選択を用いた高性能低電力キャッシュアーキテクチャ
Low-Power High-Speed CMOS LSI Technologies. A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection.
著者 (3件):
INOUE K
(Kyushu Univ., Fukuoka-shi, JPN)
,
ISHIHARA T
(Kyushu Univ., Fukuoka-shi, JPN)
,
MURAKAMI K
(Kyushu Univ., Fukuoka-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E83-C
号:
2
ページ:
186-194
発行年:
2000年02月25日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)