文献
J-GLOBAL ID:200902133662659624
整理番号:93A0843784
レジスタ転送レベルと物理レベル設計の結合
Special Issue on Synthesis and Verification of Hardware Design. Linking Register-Transfer and Physical Levels of Design.
著者 (4件):
KURDAHI F J
(Univ. California, CA, USA)
,
GAJSKI D D
(Univ. California, CA, USA)
,
RAMACHANDRAN C
(Univ. California, CA, USA)
,
CHAIYAKUL V
(Univ. California, CA, USA)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E76-D
号:
9
ページ:
991-1005
発行年:
1993年09月
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)