文献
J-GLOBAL ID:200902133983261045
整理番号:96A0764186
選択の利用 実現可能な同時マルチスレッドプロセッサの命令フェッチと発行
Exploiting Choice: Instruction Fetch and Issue on an Implementable Simultaneous Multithreading Processor.
著者 (6件):
TULLSEN D M
(Univ. Washington, WA)
,
EGGERS S J
(Univ. Washington, WA)
,
EMER J S
(Digital Equipment Corp., MA)
,
LEVY H M
(Univ. Washington, WA)
,
LO J L
(Univ. Washington, WA)
,
STAMM R L
(Digital Equipment Corp., MA)
資料名:
Proceedings. Annual International Symposium on Computer Architecture
(Proceedings. Annual International Symposium on Computer Architecture)
巻:
23rd
ページ:
191-202
発行年:
1996年
JST資料番号:
C0446B
ISSN:
1063-6897
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)