文献
J-GLOBAL ID:200902137488880141
整理番号:00A0053702
7nsセルプレートラインドライブを持つサブ40nsチェーンFRAMアーキテクチャ
A Sub-40-ns Chain FRAM Architecture with 7-ns Cell-Plate-Line Drive.
著者 (6件):
TAKASHIMA D
(Toshiba Corp., Kawasaki, JPN)
,
SHUTO S
(Toshiba Corp., Yokohama, JPN)
,
KUNISHIMA I
(Toshiba Corp., Yokohama, JPN)
,
TAKENAKA H
(Toshiba Microelectronics Corp., Yokohama, JPN)
,
OOWAKI Y
(Toshiba Corp., Yokohama, JPN)
,
TANAKA S
(Toshiba Corp., Yokohama, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
34
号:
11
ページ:
1557-1563
発行年:
1999年11月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)