文献
J-GLOBAL ID:200902143392531065
整理番号:98A0797968
高速プログラミングマルチレベルNANDフラッシュメモリ用のマルチページセルアーキテクチャ
A Multipage Cell Architecture for High-Speed Programming Multilevel NAND Flash Memories.
著者 (3件):
TAKEUCHI K
(Toshiba Corp., Yokohama, JPN)
,
TANAKA T
(Toshiba Corp., Yokohama, JPN)
,
TANZAWA T
(Toshiba Corp., Yokohama, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
33
号:
8
ページ:
1228-1238
発行年:
1998年08月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)